Speeding up test pattern generation from behavioral VHDL descriptions containing several processes - IMT - Institut Mines-Télécom Accéder directement au contenu
Communication Dans Un Congrès Année : 1994

Speeding up test pattern generation from behavioral VHDL descriptions containing several processes

Loic Vandevanter
  • Fonction : Auteur
EERIE
Jean-François Santucci
  • Fonction : Auteur
  • PersonId : 841804
Sciences pour l'environnement

Domaines

Modélisation et simulation Micro et nanotechnologies/Microélectronique

Jean-François Santucci  : Connectez-vous pour contacter le contributeur

https://hal.science/hal-00178660

Soumis le : jeudi 11 octobre 2007-19:28:05

Dernière modification le : vendredi 24 mars 2023-14:52:49

Fichier non déposé

Dates et versions

hal-00178660 , version 1 (11-10-2007)

Identifiants

  • HAL Id : hal-00178660 , version 1

Citer

Loic Vandevanter, Jean-François Santucci. Speeding up test pattern generation from behavioral VHDL descriptions containing several processes. European Design Automation Conference 1994, 1994, Grenoble, France. pp. 632 - 637. ⟨hal-00178660⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

INSTITUT-TELECOM UNIV-CORSE CNRS EM-ALES SPE UNIV-CORSE-SPE TDS-MACS
36 Consultations
0 Téléchargements

Partager

Gmail Facebook X LinkedIn More