Algorithms for behavioral test pattern generation from VHDL circuit descriptions containing loop language constructs - IMT - Institut Mines-Télécom Accéder directement au contenu
Communication Dans Un Congrès Année : 1994

Algorithms for behavioral test pattern generation from VHDL circuit descriptions containing loop language constructs

Loic Vandevanter
  • Fonction : Auteur
EERIE
Jean-François Santucci
  • Fonction : Auteur
  • PersonId : 841804
Sciences pour l'environnement

Domaines

Modélisation et simulation Micro et nanotechnologies/Microélectronique

Jean-François Santucci  : Connectez-vous pour contacter le contributeur

https://hal.science/hal-00178662

Soumis le : jeudi 11 octobre 2007-19:34:02

Dernière modification le : vendredi 24 mars 2023-14:52:49

Fichier non déposé

Dates et versions

hal-00178662 , version 1 (11-10-2007)

Identifiants

  • HAL Id : hal-00178662 , version 1

Citer

Loic Vandevanter, Jean-François Santucci. Algorithms for behavioral test pattern generation from VHDL circuit descriptions containing loop language constructs. European Design Automation Conference, 1994, Grenoble, France. pp. 638 - 643. ⟨hal-00178662⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

INSTITUT-TELECOM UNIV-CORSE CNRS EM-ALES SPE UNIV-CORSE-SPE TDS-MACS
35 Consultations
0 Téléchargements

Partager

Gmail Facebook X LinkedIn More