Architecture Models Refinement for Fine Grain Timing Analysis of Embedded Systems

Etienne Borde 1 Laurent Pautet 1 Fabien Cadoret 1 Smail Rahmoun 1 Frank Singhoff 2
1 LTCI - Laboratoire Traitement et Communication de l'Information
2 UBO - Université de Brest
Abstract : ---
Type de document :
Communication dans un congrès
International Symposium on Rapid System Prototyping, Oct 2014, New Delhi, India. IEEE, pp.44-50, 2014
Liste complète des métadonnées
https://hal-imt.archives-ouvertes.fr/hal-01115723
Contributeur : Admin Télécom Paristech <>
Soumis le : mercredi 11 février 2015 - 16:32:24
Dernière modification le : jeudi 11 janvier 2018 - 06:23:39

Identifiants

  • HAL Id : hal-01115723, version 1

Collections

UNIV-BREST | TELECOM-PARISTECH | TDS-MACS | PARISTECH

Citation

Etienne Borde, Laurent Pautet, Fabien Cadoret, Smail Rahmoun, Frank Singhoff. Architecture Models Refinement for Fine Grain Timing Analysis of Embedded Systems. International Symposium on Rapid System Prototyping, Oct 2014, New Delhi, India. IEEE, pp.44-50, 2014. 〈hal-01115723〉

Exporter

BibTeX TEI DC DCterms EndNote

Partager

Métriques

Consultations de la notice

128

Contact

support.ccsd.cnrs.fr
hal.support@ccsd.cnrs.fr
Logo CCSD