A Silicon-Level Countermeasure Against Fault Sensitivity Analysis and Its Evaluation - IMT - Institut Mines-Télécom Accéder directement au contenu
Article Dans Une Revue IEEE Transactions on Very Large Scale Integration (VLSI) Systems Année : 2015

A Silicon-Level Countermeasure Against Fault Sensitivity Analysis and Its Evaluation

Sho Endo
  • Fonction : Auteur
Yang Li
Kazuo Sakiyama
  • Fonction : Auteur
Kazuo Ohta
  • Fonction : Auteur
Daisuke Fujimoto
  • Fonction : Auteur
Makoto Nagata
  • Fonction : Auteur
Toshihiro Katashita
  • Fonction : Auteur
Takafumi Aoki
  • Fonction : Auteur

Domaines

Electronique
Fichier non déposé

Dates et versions

hal-02287186 , version 1 (13-09-2019)

Identifiants

Citer

Sho Endo, Yang Li, Naofumi Homma, Kazuo Sakiyama, Kazuo Ohta, et al.. A Silicon-Level Countermeasure Against Fault Sensitivity Analysis and Its Evaluation. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2015, ⟨10.1109/TVLSI.2014.2339892⟩. ⟨hal-02287186⟩
27 Consultations
0 Téléchargements

Altmetric

Partager

Gmail Facebook X LinkedIn More